| Nombre del producto: |
Tarjeta de expansión FF900 PCIE de Xilinx |
| Industria a la que pertenece: |
Productos de comunicaciones |
| Sistemas compatibles: |
|
| Chip principal: |
SOC_IRONWOOD_FF900+TC358749XBG+DDR3_128MX16BIT+M88E1111+UCD9248PFC. |
| Tipo de placa: |
Placa de computadora |
| Ámbito de aplicación: |
Recopilación de datos |
| Número de pines: |
5153 |
| Número de capas: |
16 |
| Grosor de la placa: |
2.0mm |
| Dimensiones: |
266.7*139.7mm |
| Ancho y separación de las líneas: |
3/4mil |
| Cantidad de componentes: |
510pcs |
| Dificultades de diseño: |
1. La estructura de capas utiliza una estructura HDI, no hay STUB, no es necesario el diseño de taladrado trasero;
2. La tasa de transmisión de señal es de 30GB/S, se debe considerar la calidad de la señal y la interferencia;
3. Para garantizar la calidad de la señal de alta velocidad, se colocó el módulo de alimentación en el lado izquierdo del marco de la placa; los tipos de alimentación en la placa son diversos, y debido a la limitación del marco de la placa, el canal lateral es limitado; además, con la prohibición del diseño de orificios de señales de alta velocidad, el canal de alimentación es aún más limitado, se debe planificar razonablemente la capa de alimentación, priorizando el cumplimiento de la capacidad de corriente de los principales canales de alimentación; asegurando que la señal de alta velocidad tenga suficiente separación de otras señales, y luego utilizando plenamente las capas de trazado como canal de alimentación; considerar que las señales de alta velocidad deben tener un plano de tierra de referencia completo, y que otras señales importantes tengan referencia completa en la medida de lo posible, y luego excavar una parte central del plano de tierra como plano de alimentación para cumplir con los requisitos de capacidad de corriente;
4. Control estricto de la separación de líneas y longitud uniforme;
5. FPGA utiliza trazado de orificios ciegos;
6. El trazado de DDR, USB, Ethernet, PCIE, SATA, RS485, HDMI se realiza completamente con señales diferenciales, y para compensar la adaptación de impedancia se añade una resistencia de adaptación entre los pares de líneas diferenciales del receptor. |
Diagrama estructural de funciones del chip FF900:

Definición de pines BGA de FF900
Parte del diagrama esquemático:
Capacitor de bypass

HDMI

LCD

Ethernet

Exhibición de algunos detalles de Layout
1: La disposición de FPGA y DDR3 se maneja estrictamente de acuerdo con los estándares de desarrollo de hardware, evitando anomalías en la transmisión de datos.

2: El MCU y SDA7123 deben considerar el diseño de impedancia y la sincronización de señales.

3. Los valores de voltaje de la fuente de alimentación de la PCB son relativamente bajos, siendo los principales voltajes del circuito como 5V, 3.3V, 2.5V, 1.2V, 1.8V, 1.0V, etc., y bajo la condición de que la capacidad de corriente pueda cumplirse, se debe aumentar en lo posible el área del plano y agregar más orificios de cambio de capa, dejando cierta redundancia para evitar el calentamiento anómalo debido al diseño del circuito; por lo tanto, la parte de alimentación está concentrada en el lado izquierdo de la PCB.

4. Para evitar la interferencia de señal entre las capas de transmisión de señal, se prohíbe el diseño del circuito de señal en las líneas de alta velocidad a través de orificios (L2, L4, L6, L8, L11, L13, L15).

Diagrama de simulación de PCB:
