Diseño de PCB para el manual RTK SC9863A de Unisoc

Datos de tamaño del empaquetado SC9863A-1

Datos de tamaño del empaquetado SC9863A-2

Empaquetado de componentes SC9863A

Definición de pines BGA SC9863A

Consideraciones sobre el apilamiento del diseño de PCB

La colocación de SC9863A solo admite doble cara. El apilamiento mínimo de PCB es 8HDI-1.

El grosor total del PCB se sugiere que esté alrededor de 0.8mm ± 10%.

Use el apilamiento de PCB recomendado en la medida de lo posible, optimizando el rendimiento eléctrico ajustando el grosor y los materiales del PCB.

Realice algunas distribuciones específicas en el dominio PCB LPDDR3 y BB.

El apilamiento de referencia del PCB se muestra como sigue: - 8HDI-1 (1+6+1).

Parámetros de diseño general

Configuración de parámetros del orificio pasante láser

Orificio pasante láser: diámetro del orificio 0.1mm, diámetro de la almohadilla 0.25mm.

Orificio pasante láser (uso para RF): diámetro del orificio 0.1mm, diámetro de la almohadilla 0.21mm.

Configuración de parámetros del orificio enterrado

Modo de orificio enterrado: diámetro del orificio 0.25mm, diámetro de la almohadilla 0.45mm.

Modo de orificio enterrado para RF: diámetro del orificio 0.2mm, diámetro de la almohadilla 0.4mm.

Reglas de diseño de PCB - Control de salida

Diagrama de diseño recomendado

Prioridad de diseño

1. Según el contorno del PCB y reutilizar el SPM de apilamiento, obtener un buen SI y PI de DDR.

2. Diseño de trayectoria sensible a RF y áreas de interferencia con blindaje.

3. Diseño y distribución de la señal de reloj de 26MHz/32K.

4. Diseño y distribución de señales de alta velocidad (MIPI, LVDS) (Nota: al menos un plano de referencia GND, control de impedancia).

5. Diseño y distribución de seguimiento de señales de audio (Nota: mantener la integridad del plano GND aislada).

6. Layout y distribución de las trayectorias de la fuente de alimentación conmutada DC-DC y LDO.

Secuencia de pines BGA LPDDR3 SC9863A

Requisitos de diseño:

1. SC9863A LPDDR3 puede soportar 1866Mbps, por lo que el diseño del PCB debe cumplir estrictamente con los resultados de simulación SI y PI reales finales.

2. Para asegurar la mejor calidad de SI y PDN, se debe reutilizar el SPM como diseño de PCB de referencia.

Reglas de diseño de LPDDR3

1. Debajo de SC9863A, las rutas pueden seguir la regla de 3mil/3mil;

2. En diferentes capas (L1/L2), no superponer trayectorias de señales, elegir lo más posible ortogonales o alternas. Conectar BB a eMCP.

3. Mantener el mismo plano de referencia sólido en la parte superior e inferior de la señal, prefiriendo el plano GND. La distancia entre la señal y el plano de referencia debe ser lo más corta posible. Conectar L1 y L2 con blindaje GND a través de pequeños orificios, y reducir la diafonía conectando L2 y L3 GND a través de pequeños orificios cerca del área de BB y eMCP.

4. La frecuencia del reloj de LPDDR3 es de 933MHz.

Requisitos de ruta (como se muestra en la figura)

1. En las capas 1 y 2, enrutar todas las pistas DQ/DM, y mantener referencia GND completa en la capa 3.

2. Mantener las pistas lo más cortas posible, |DQS-DQ| ≤ 7mm, |DQS-DM| ≤ 7mm.

3. Mantener las pistas DQ/DM donde hay blindaje GND en L1; señales alternadas en L1 y L2; asegurar el espaciado de cada dos pistas en L2, como se ve en la figura. Conectar blindaje GND entre L1/2 y L2/3 con orificios en ambos extremos.

4. Reservar la capa L3 como un plano de referencia GND completo, y la capa L6 como plano de alimentación VDDMEM.

Diseño de líneas de señal CA

Requisitos de ruta

1. La ruta se ubica en todas las pistas CA de L1, L2 y L4, y cada pista debe ser aislada lo más corta posible por un blindaje GND, |CLK-CA| ≤ 7mm, las rutas alternadas se ubican en todas las señales CA de L1 y L2.

2. Conectar la capa de blindaje GND entre L1/2 y L2/3, con orificios en ambos extremos, para reducir la diafonía. Se prefieren más orificios.

Requisitos de diseño CLK/DQS:

1. CLK/DQS debe cumplir con las reglas de ruta de pareja diferencial, manteniendo P/N en rutas paralelas, |DQSP - DQSN| ≤ 1mm, |CLKDP - CLKDM| ≤ 1mm;

2. Ancho/espaciado de las pistas: W/S=3mil/3mil (como se muestra en la figura);

3. Para PCB de 8 capas, para la pareja diferencial, mantener el plano GND sólido en L3 y L5; para la pareja diferencial en L3, mantener el plano GND sólido en 2L;

4. Mantener separación por espaciado, formando el canal de retorno de alimentación y tierra del PCB de 8 capas;

5. Utilizar blindaje GND (capas adyacentes y superiores).

Requisitos de diseño de la capa de potencia PCB

1. El plano de alimentación VDD MEM es obligatorio, y este debe cubrir todas las señales LPDDR3 y los pines de SC9863A.

2. El plano de alimentación debe tener un plano de tierra de referencia integral, y la distancia entre ellos debe ser lo más cercana posible.

3. Los orificios de poder y GND deben tener distribución rectangular, con una proporción óptima de 1:1. Los orificios GND deben estar cerca de los orificios de poder para reducir la inductancia de lazos.

4. Utilizar al menos 10 orificios ciegos y 5 orificios enterrados para conectar el plano de alimentación a la bola VDDMEM de SC9863A.

Mantener todo el plano GND por debajo o por encima del plano de alimentación, la distancia entre estos dos planos debe ser lo más corta posible. Método de superposición como sigue:

El ancho del VDD1V85 no debe ser menor de 0.4mm. El ancho del núcleo no debe ser menor de 0.3mm.

Diagrama de principio de diseño del transceptor RF TSX-GND

Diseño de alimentación VBAT

Diagrama de principio de aislamiento DC-DC SC2721G a la red de GND principal

Diagrama de principio y circuito del transceptor RF SR3595D

Imágenes de aplicación real del producto RTK manual

• El pin VBAT_DRV en el diagrama esférico SC2721G se distribuye en tres partes, cada parte debe estar conectada directamente a un condensador de 10uF.

• El ancho de la pista debe ser no menor de 0.5mm. Las características de impedancia de cada parte deben cumplir con la impedancia objetivo.

• No conecte el pin VBAT_DRV a otros pines VBAT.

• Todos los capacitores de entrada DC/DC deben estar aislados de otros planos de tierra y tener orificios dedicados a la tierra principal.